En seulement six heures, le modèle pourrait générer une conception qui optimise le placement des différents composants sur la puce.
Image : Kokouu / Getty Images
Une équipe de chercheurs de Google a dévoilé un nouveau modèle d’IA qui peut proposer des conceptions de puces complexes en quelques heures – une tâche lourde et complexe qui prend généralement des mois aux ingénieurs humains.
Les chercheurs ont utilisé un ensemble de données de 10 000 configurations de puces pour alimenter un modèle d’apprentissage automatique, qui a ensuite été formé avec un apprentissage par renforcement. Il est apparu qu’en seulement six heures, le modèle pourrait générer une conception qui optimise le placement de différents composants sur la puce, pour créer une mise en page finale qui répond aux exigences opérationnelles telles que la vitesse de traitement et l’efficacité énergétique.
Le succès de la méthode est tel que Google a déjà utilisé le modèle pour concevoir sa prochaine génération d’unités de traitement tensoriel (TPU), qui s’exécutent dans les centres de données de l’entreprise pour améliorer les performances de diverses applications d’IA.
VOIR: Construire le cerveau bionique (PDF gratuit) (TechRepublic)
« Notre agent RL (renforcement learning) génère des configurations de puces en quelques heures seulement, alors que les experts humains peuvent prendre des mois », a tweeté Anna Goldie, chercheuse chez Google Brain, qui a participé à la recherche. « Ces mises en page surhumaines générées par l’IA ont été utilisées dans le dernier accélérateur d’IA de Google (TPU-v5) ! »
Les puces modernes contiennent des milliards de composants différents disposés et connectés sur un morceau de silicium de la taille d’un ongle. Par exemple, un seul processeur contiendra généralement des dizaines de millions de portes logiques, également appelées cellules standard, et des milliers de blocs mémoire, appelés macroblocs, qui doivent ensuite être câblés ensemble.
Le placement de cellules standard et de macroblocs sur la puce est crucial pour déterminer à quelle vitesse les signaux peuvent être transmis sur la puce et, par conséquent, l’efficacité du dispositif final.
C’est pourquoi une grande partie du travail des ingénieurs se concentre sur l’optimisation de la disposition de la puce. Cela commence par placer les plus gros blocs macro, un processus appelé « floorplanning » et qui consiste à trouver la meilleure configuration pour les composants tout en gardant à l’esprit que les cellules et le câblage standard devront être placés dans l’espace restant.
Le nombre de dispositions possibles pour les macroblocs est colossal : selon les chercheurs de Google, il y a un potentiel de dix à la puissance de 2500 configurations différentes à mettre à l’épreuve, soit 2500 zéros après le 1.
De plus, une fois qu’un ingénieur a élaboré une disposition, il est probable qu’il devra par la suite peaufiner et ajuster la conception à mesure que des cellules et un câblage standard seront ajoutés. Chaque itération peut prendre jusqu’à plusieurs semaines.
Compte tenu de la complexité minutieuse de la planification d’étage, l’ensemble du processus semble correspondre de manière évidente à l’automatisation. Pourtant, pendant plusieurs décennies, les chercheurs n’ont pas réussi à trouver une technologie qui puisse alléger le fardeau de la planification des sols pour les ingénieurs.
Les concepteurs de puces peuvent s’appuyer sur un logiciel informatique pour les aider dans la tâche, mais il faut encore plusieurs mois pour déterminer comment assembler au mieux les composants sur l’appareil.
Et le défi ne fait que devenir plus difficile. La loi de Moore, souvent citée, prédit que le nombre de transistors sur une puce double chaque année, ce qui signifie que les ingénieurs sont confrontés à une équation qui croît de façon exponentielle avec le temps, tout en devant respecter des calendriers serrés.
C’est pourquoi la tentative apparemment réussie de Google d’automatiser la planification des étages pourrait changer la donne. « Très beau travail de Google sur l’optimisation profonde basée sur RL pour la disposition des puces », a tweeté Yann LeCun, scientifique en chef de l’IA chez Facebook, félicitant l’équipe d’avoir surmonté « 40 ans » de tentatives pour résoudre le défi.
Le nouveau modèle d’IA de Google pourrait difficilement atterrir à un meilleur moment : l’industrie des semi-conducteurs est actuellement secouée par une pénurie mondiale de puces qui frappe un certain nombre de secteurs, allant de l’électronique grand public à l’automobile.
Bien que la pénurie ait été causée par des capacités insuffisantes au niveau de la fabrication, plutôt que de la conception des semi-conducteurs, il reste que réduire le temps nécessaire pour inventer des puces de nouvelle génération pourrait constituer un soulagement bienvenu pour l’ensemble de la chaîne d’approvisionnement.
La revue scientifique Nature, pour sa part, a salué la nouvelle méthode. « Les chercheurs de Google ont réussi à réduire considérablement le temps nécessaire à la conception de puces électroniques », ils ont dit. « C’est une réalisation importante et cela sera d’une grande aide pour accélérer la chaîne d’approvisionnement. »
Bien que le modèle d’apprentissage automatique puisse avoir un impact sur l’industrie dans son ensemble, il vaudra également la peine de garder un œil sur l’utilisation de la technologie par Google.
Le géant de la recherche a depuis longtemps précisé que son ambition était de créer en interne des processeurs personnalisés, notamment sous forme de systèmes sur puces (SoC).
