Synopsys a créé le buzz en 2020, et maintenant Google, NVIDIA et Cadence Design ont rejoint la fête. Ce qui nous attend?

introduction

La conception de semi-conducteurs modernes peut prendre des années et des dizaines d’ingénieurs armés d’outils de conception EDA de pointe. Mais le paysage des semi-conducteurs et le monde qui nous entoure sont en train d’être révolutionnés par des centaines de nouvelles puces, principalement pilotées par l’IA. Certains chefs de file de l’esprit d’entreprise pensent que le processus de conception de puces coûteux et long pourrait passer de 2 à 3 ans à 2 à 3 mois si le développement du matériel devait devenir plus agile, plus autonome. Et le chef parmi une nouvelle génération d’outils de conception agile est l’IA elle-même.

Le paysage de la conception des semi-conducteurs

Cette discussion a commencé sérieusement lorsque le leader de l’EDA, Synopsys, a annoncé DSO.ai, Design Space Optimization AI, un produit logiciel qui pourrait identifier de manière plus autonome les moyens optimaux d’organiser les composants en silicium (dispositions) sur une puce pour réduire la surface et la consommation d’énergie, tout en augmentant les performances. En utilisant l’apprentissage par renforcement, DSO.ai a pu évaluer des milliards d’alternatives par rapport aux objectifs de conception et produire une conception nettement meilleure que celle produite par des ingénieurs talentueux. La taille de l’espace problème/solution des adresses DSO.ai est stupéfiante : il y a quelque chose comme 10^{90 000} façons possibles de placer des composants sur une puce. Cela se compare à 10³⁶⁰ mouvements possibles dans le jeu de Go qui a été maîtrisé par Google AI en 2016. Étant donné que l’apprentissage par renforcement peut jouer au Go mieux que le champion du monde, on pourrait concevoir une meilleure puce si l’on est prêt à passer le temps de calcul pour le faire.

Les résultats sont assez impressionnants, réalisant une fréquence de fonctionnement 18 % plus rapide à une puissance inférieure de 21 %, tout en réduisant le temps d’ingénierie de six mois à un mois seulement. Dans une récente interview, le fondateur et co-PDG de Synopsys, Aart de Geus, a révélé que Samsung disposait aujourd’hui d’une puce fonctionnelle en interne conçue avec DSO.ai. Ce serait en effet la première utilisation au monde de l’IA pour créer une configuration de puce en production – de RTL à tapeout.

Récemment, Google a publié les résultats de quelque chose de similaire, tout comme NVIDIA. Et Cadence Design Systems vient d’annoncer une plate-forme d’optimisation basée sur l’IA similaire à Synopsys DSO.ai. Avant de jeter un coup d’œil à ces efforts, revenons un peu en arrière et examinons l’ensemble de l’espace de conception des semi-conducteurs. Un bon point de départ est le Graphique Gajski-Kuhn qui décrit toutes les étapes de la conception de la puce selon trois axes : le niveau comportemental où les architectes définissent ce que la puce est censée faire, le niveau structurel où ils déterminent comment la puce est organisée et le niveau de géométrie où les ingénieurs définissent comment la puce est posée en dehors.

Sur la base de ce modèle, chaque pas vers le centre (c’est-à-dire lorsque l’équipe « colle » la puce au partenaire de fabrication) alimente le travail de la phase suivante dans le sens des aiguilles d’une montre. À ce jour, toutes les applications de l’IA ont eu lieu dans l’espace géométrique, ou la conception physique, pour faire face au déclin de la loi de Moore.

Synopsys DSO.ai

Comme je couvert au lancement, Synopsys DSO.ai a été le premier entrant à appliquer l’IA au processus de conception physique, produisant des plans d’étage qui consommaient moins d’énergie, fonctionnaient à des fréquences plus élevées et occupaient moins d’espace que le meilleur qu’une conception expérimentée pouvait produire. Ce qui a vraiment attiré mon attention, c’est l’effet profond de l’IA sur la productivité ; Les utilisateurs de DSO.ai ont pu réaliser en quelques jours ce qu’il fallait aux équipes d’experts, plusieurs semaines.

Recherche Google et recherche NVIDIA

Les deux sociétés ont produit des documents de recherche qui décrivent l’utilisation de l’apprentissage par renforcement pour aider à la conception physique du plan d’étage. Dans le cas de Google, l’IA est utilisée pour présenter le plan d’étage de la puce TPU de prochaine génération et la société étudie des utilisations supplémentaires de l’IA, telles que l’optimisation architecturale.

De la même manière, NVIDIA s’est concentré sur ce même fruit à portée de main : la planification des sols, et avec toute la capacité de calcul dont ils disposent en interne, je m’attendrais à ce que NVDIA continue à manger sa propre nourriture pour chiens et à utiliser l’IA pour concevoir de meilleures puces d’IA.

Cadence Design Systems entre sur le marché

Cadence a récemment lancé son « explorateur de puces intelligent » appelé Cerebrus pour optimiser le processus de conception physique avec l’apprentissage par renforcement. À ne pas confondre avec le fabricant d’IA Wafer Scale Engine « Cerebras », la plate-forme nouvellement annoncée ressemble en termes de capacité à DSO.ai que Synopsys a lancé en mars 2020, en se concentrant sur la conception physique. Bien que Google et NVIDIA disposent de ressources et de compétences suffisantes pour développer leur propre IA pour l’optimisation de la conception, la majorité des entreprises et des projets de semi-conducteurs sélectionneront un outil auprès d’un fournisseur EDA. L’entrée de Cadence semble consolider la technique d’apprentissage par renforcement en tant que prochain grand changement dans la méthodologie de conception. Nous pensons que l’IA deviendra omniprésente à mesure que les concepteurs se sentiront plus à l’aise de laisser la machine déterminer la disposition et que les pressions concurrentielles augmenteront.

Conclusions et perspectives

Les excellentes recherches menées chez NVIDIA et Google renforceront le message aux concepteurs selon lequel ils devraient rapidement envisager une optimisation basée sur l’IA pour améliorer les performances, les coûts et la consommation d’énergie. NVIDIA et Google concentrent sans aucun doute cet effort pour produire de meilleures plates-formes GPU et Cloud TPU afin d’améliorer leur position concurrentielle. Nous pensons que les rumeurs selon lesquelles ces entreprises pourraient entrer sur le marché des outils EDA sont erronées : l’optimisation de l’IA est un outil qu’elles utilisent pour améliorer leurs propres produits et services.

L’entrée de Cadence Design System a également validé l’approche, et l’élan de l’industrie va maintenant s’accélérer. Cependant, Cadence ne fait que commencer le voyage, tandis que Synopsys occupe la pole position, avec au moins une année d’avance : les clients de Synopsys tels que Samsung enregistrent déjà des conceptions créées avec DSO.ai.

Maintenant, la question devient, qu’en est-il de « Le reste de l’histoire » ? L’utilisation de l’IA dans la conception physique est formidable, mais à notre avis, ce n’est que le début, ne représentant peut-être que 10 % de l’opportunité. Il existe des champs riches à récolter le long des axes Comportement et Structure, ce qui créera une spirale d’optimisation dans le flux de travail de conception. Nous sommes impatients d’entendre ce que le co-PDG de Synopsys, Aart de Geus, a à dire sur ce sujet lorsqu’il présentera le discours d’ouverture lors de la prochaine conférence HotChips le 23 août.

Restez à l’écoute!